计组-5.0 前言

发表于2026-03-02|更新于2026-09-05|计组

|浏览量:

① 计算机与CPU组成

② 计算机的工作过程

③ 第五章总览

相关推荐

计组-5.1 CPU的功能和基本结构

5.1 CPU的功能和基本结构 ==问题：CPU需要提供哪些功能？对应功能需要有哪些结构？== 1.运算器专用数据通路方式：根据指令执行过程中的数据和地址流动方向安排连接线路内部单总线方式：将所有寄存器的输入端和输出端都连接到一条公共的通路上。 2.控制器 ==PC的值什么时候修改？== 顺序执行时：取值周期结束后立即修改转移指令时：执行周期中修改（覆盖掉了取值周期结束后的+1）条件转移时：如果满足转移：在执行周期中修改；如果不满足转移：保持为取值周期结束后的+1。 ==PC的位数？== 取决于：存储器容量和指令字长。如果用字节地址（8bit）表示指令地址，PC位数＝存储器的地址长度如果用字地址（多少多少个字节凑一起）表示指令地址，PC位数 = 存储器的地址长度 - log₂（需要存储的指令的字节数）原因是：eg一个指令4字节，变长了，存储器放不下那么多个指令了，得减少一点。 32 -...

计组-5.2 指令执行过程

5.2 指令执行过程1.指令周期 ==区分：指令周期，机器周期，时间周期== 指令周期：CPU从主存中每取出并执行一条指令所需的全部时间。【一个指令周期 = x个机器周期】机器周期：==指令有多少步，就有几个机器周期。==分为定长机器周期和不定长机器周期。又call：==CPU周期==。时间周期：即节拍，==是CPU的最基本操作单位。== 时间周期是CPU出厂设定好的（主频倒数）。但是不同的CPU的时间周期有长有短。 ==每个指令周期内的机器数可以不等，每个机器周期内的节拍数也可以不等（当机器周期不定长的情况下）。== **==指令完整周期：==**取值 – （间址） – 执行 – （中断）周期。...

计组-5.3 数据通路的功能和基本结构

5.3 数据通路（功能和基本结构）==CPU内部==可视为：==数据通路 + 控制部件== 两大部分。 ⭐ ==数据通路：数据在功能部件之间传送的路径，包括路径上的部件！== 【==不包括控制部件==，因为数据通路由控制部件控制】例题：ALU，通用寄存器，PSW，Cache，异常和中断处理逻辑等等，都是数据通路的一部分。 1.CPU内数据的流动寄存器和寄存器寄存器和主存寄存器和ALU （可以发现ALU和主存之间没有数据流动，因为主存速度比ALU慢很多。）（主存更多的是拿来当MAR和MDR之间的中转站，且主存相连的寄存器也只有MAR，MDR了） 2.==数据通路的基本结构==⭐① CPU内部单总线方式：CPU内数据通过一条总线传输。（常搭配–多周期处理器，CPI＞1） ② CPU内部多总线方式：（常搭配–周期处理器，CPI=1） ③...

计组-5.4 微程序控制器

5.4 微程序控制器一、基本原理设计思路⭐ ==一条机器/汇编/高级指令对应一个微程序== ==一个微程序有多条微指令==（==微周期==，通常为一个机器周期） ==一条微指令可以做多个微操作（微命令）==（构成控制序列的最小单位）简记：微程序→微指令/周期→微操作/命令基本结构CU的输入信号来源： ①译码器产生的指令信息 ②时序系统产生的节拍信号 ③执行单元的反馈信息（标志）工作原理⭐ ==一条机器/汇编指令的执行过程== = 取指微程序（入口地址一般为CM的0号单元） + 执行微程序(不同指令微程序不同) ==微程序个数== = 机器指令数（每一条指令都有自己的执行微程序） +...

计组-5.5 异常和中断机制

5.5 异常和中断机制异常：CPU内部产生的意外事件中断：CPU外部的设备向CPU发出的中断请求异常和中断的分类异常： ① 硬件中断终止 ② 软件中断（程序性异常）故障：在引起故障的指令启动后，执行结束前被检测到的异常事件。无法通过异常处理程序恢复故障，必须终止进程的执行。自陷：预先安排的一种“异常”事件。中断：可屏蔽中断不可屏蔽中断 ==异常和中断的不同点==：关联问题：一些异常（eg缺页溢出）是由特定指令在执行过程中发生的。而中断不和任何指令相关联，也不阻止任何指令的完成。检测问题：异常的检测由CPU自身完成。对于中断，CPU必须通过中断请求线获取中断源的信息，才能知道哪个设备发生了何种中断。 ==断点（处理结束后返回的点）== 异常：一般是返回原点【特殊情况是非法指令...

评论

数据加载中